make 命令执行时，需要根据一些规则来决定按照怎么样的方式去 编译和链接程序 ，这些规则就由 makefile 文件所指定。如果我们 makefile 文件写的足够好，make 命令会自动地根据当前的文件修改的情况来确定哪些文件需要重编译，从而自己编译所需要的文件和链接目标程序。
首先，本文将给出一个makefile文件的示例，以便大家能有一个直观感受，这个例子来源于 GNU的make使用手册 。在这个例子中，我们的工程有8个c文件，和3个头文件，我们要写一个makefile来告诉make命令如何编译和链接这几个文件。例子如下：
这个例子里 make 的编码规则如下：
a. 如果这个工程没有编译过，那么我们的所有c文件都要编译并被链接。
b. 如果这个工程的某几个c文件被修改，那么我们只编译被修改的c文件，并链接目标程序。
c. 如果这个工程的头文件被改变了，那么我们需要编译引用了这几个头文件的c文件，并链接目标程序。
在详细拆解上一节的 Makefile 之前，先来看下 Makefile 的基本范式。
target可以是一个 1) object file(可执行文件) ，2) 可执行文件 ，还可以是个3) label(标签) ，关于标签这个特性，在后面的 伪目标 章节还会有叙述。
prerequisites 就是，要生成那个target所需要的文件或是目标。 command 也就是 make 需要执行的命令，可以是任意的
shell 命令。
这是一个文件的依赖关系，也就是说，target 这一个或多个的目标文件依赖于 prerequisites 中的文件，其生成规则定义在 command 中。同时， prerequisites 中如果有一个以上的文件比target文件要新的话， command 所定义的命令就会被执行。这就是 Makefile 的规则，也是 Makefile 中 最核心 的内容。
有了这些规则后，再来分析上面的例子。在这个 makefile 中，目标文件(target)包含：
依赖文件(prerequisites)就是冒号后面的那些 .c 文件和 .h 文件。每一个 .o 文件都有一组依赖文件，而这些 .o 文件又是执行文件 edit 的依赖文件。
在定义好依赖关系后，后续的那一行定义了如何生成目标文件的系统命令， 一定要以一个tab键作为开头 。 make 会比较
targets 文件和 prerequisites 文件的修改日期，如果 prerequisites 文件的日期要比targets文件的日期要新，或者 target 不存在的话，那么，make就会执行后续定义的命令。
我们可以把这个内容保存在名字为 makefile 或 Makefile 的文件中，然后在该目录下直接输入命令 make 就可以生成可执行文件edit。如果要删除执行文件和所有的中间目标文件，那么，只要简单地执行一下 make clean 就可以了。 注：反斜线(\)是换行符的意思，这样比较便于阅读。
这里要说明一点的是， clean 不是一个文件，它只不过是一个动作名字，有点像C语言中的 lable 一样，其冒号后什么也没有，那么，make就不会去找它的依赖性，也就不会自动执行其后所定义的命令。要执行其后的命令(不仅用于 clean，其他 lable 同样适用)，就要在 make 命令后显式指出这个 lable 的名字。这样的方法非常有用， 我们可以在一个 makefile 中定义不用的编译或是和编译无关的命令，比如程序的打包，程序的备份 ，等等。
在默认的方式下，也就是我们只输入make命令。那么，
这就是整个 make 的依赖性，make 会一层又一层地去找文件的依赖关系，直到最终编译出第一个目标文件。在找寻的过程中，如果出现错误，比如最后被依赖的文件找不到，那么make就会直接退出，并报错，而对于所定义的命令的错误，或是编译不成功，这些都不在 make 职责范围内。
通过上述分析，我们知道，像 clean 这种，没有被第一个目标文件直接或间接关联，那么它后面所定义的命令将不会被自动执行，不过，我们可以显示要 make 执行。即命令 make clean ，以此来清除所有的目标文件，以便重编译。
在上面的例子中可以看到，后缀为 .o 的一大串文件名写了两次，这样比较费时费力，而且如果文件有所增减，要修改的地方也非常多，对以后的维护造成困难。在这种情形下，我们可以在Makefile里使用变量代替这一大串依赖文件，这里变量的使用方式基本类似于shell脚本里变量的使用方法。
我们可以在makefile一开始就这样定义：
那么接下来我们就可以很方便地在我们的Makefile中以 $(objects) 的方式来使用这个变量了，于是如果有新的 .o 文件加入，我们只需简单地修改一下 objects 变量就可以了。
GNU 的 make 很强大，它可以自动推导文件以及文件依赖关系后面的命令，于是我们就没必要去在每一个 .o 文件后都写上类似的命令。因为，我们的make会自动识别，并自己推导命令。
只要make看到一个 .o 文件，它就会自动的把 .c 文件加在依赖关系中，如果make找到一个 FILENAME.o ，那么 FILENAME.c ，就会是 FILENAME.o 的依赖文件。并且 cc -c FILENAME.c 也会被推导出来，于是，我们的makefile 再也不用写得这么复杂。我们的新makefile就可以这么写了。
这种方法，也就是make的**。上面文件内容中，“.PHONY”表示，clean是个伪目标文件。
什么是makefile
makefile文件主要有以下五种组成部分。显式规则:显式规则说明了生成一个或多个目标文件的方法和步骤。这是在编写makefile文件时明显指出的，包括要生成的文件、生成文件的依赖文件以及生成的命令等。隐式规则:由于make工具有自动推导的功能，所以在编写makefile文件的时候可以利用该规则，简略地书写makefile。再由 make 工具本身自动推导需要使用的规则。变量的定义: make工具支持变量的定义，这些变量往往都是字符串，因此makefile中的变量更像是C语言中的宏。当makefile被执行时，其中的变量都会被展开到相应的引用位置上。文件指示:其包括三个部分，一个是在一个makefile中引用另一个makefile，就像C语言中的include一样。另一个是指根据某些情况指定makefile中的有效部分，就像C语言中的预编译tlif一样。还有就是定义一个多行的命令。注释: makefile 中支持行注释，这一点需要特别注意。makefile 中的注释和 shell脚本一样，其注释是用“#”字符。如果需要在 makefile中使用“#”字符，可以用‘\’对其进行转义。例如，“\#”表示一个‘#’字符。makefile文件的文件名最好命名为makefile或者Makefile。因为在默认的情况下，make命令会在当前目录下按顺序找寻这两个文件进行解释。用户也可以为makefile文件自定义一个文件名，例如，Make.makefile，Make.admin等。
makefile教程
这里简单说一下，更多细节可以去找一些深入的材料去了解。make一般主要被用来管理一个软件程序项目(用来完成大型软件的自动编译），但是它不仅仅可以用来管理软件程序，还可以做很多其他的事情，比如文件同步等。makefile是被make使用的“描述”文件，它描述要被make所管理的项目中的文件间的关系（比如对于一个C程序项目来说，.h文件和.c文件之间的关系，.c和.o之间的关系等)，和如何维护这个项目的状态（比如对于一个程序项目来说，就有编译可执行文件，产生文档，清除所有除源代码文件之外的文件等).脚本是和make/makefile没有任何关系的，就是一种编程语言，一般都是解释型的编程语言，好处是容易开发，写完就能用，不需要编译，多用于系统维护等。
基于 Make 命令教程 – 阮一峰的网络日志 (ruanyifeng.com) 总结,可以将make看作一个自顶向下的构建工具
在makefile相同目录下执行 make 可查看效果
makefile文件名默认 Makefile 或 makefile .也可以指定文件： make -f rules.txt 或者 make –file=rules.txt
如果 前置条件 满足,执行 命令 构建 目标
目标可以是文件，也可以是某个操作的名字
运行 make clean 可以执行这个操作:
如果make检测到当前目录中存在clean文件，就不会执行clean操作，因此最好标明clean是个操作
前置条件通常是一组文件名，用空格分割，指定了目标是否重新构建的标准：只要有一个前置文件不存在，或者有过更新（前置文件的修改时间晚于目标文件），目标就需要重新构建
如果当前目录没有source.txt,make会首到makefile的下面去寻找有没有生成source.txt的目标
命令行首默认必须是一个tab键!!!,如果测试过程有报错记得检查下 ，如果想替换，可用.RECIPEPREFIX替换(对整个文件生效 (The .RECIPEPREFIX is only supported since 3.82
每条命令都在单独的shell中执行，这些shell没有关联，也没有继承关系
解决办法就是通过写成一行
或者用反斜杠转义
最后一个办法是加上 .ONESHELL: 命令 (同上
# 表示注释
正常情况下，make会打印每条命令，即使注释也会打印,在命令前面加@可以关闭打印
通配符
用来指定一组符合条件的文件名，与bash类似 * ? […]
允许对文件名进行模式匹配，匹配符是%
下面的命令将 file1.c 编译为file1.o
允许使用 = 自定义变量
调用shell变量，需要两个$$,因为make命令会使$转义
变量支持引用
为了区分生效时间，分成四类 gnu make – What is the difference between the GNU Makefile variable assignments =, ?=, := and +=? – Stack Overflow
内置变量
$(CC)指向当前编译器
$(MAKE)指向当前make工具
详细如表 https://www.gnu.org/software/make/manual/html_node/Implicit-Variables.html
自动变量
https://www.gnu.org/software/make/manual/html_node/Automatic-Variables.html
判断和循环 与bash相同
函数格式
内置函数
https://www.gnu.org/software/make/manual/html_node/Functions.html
以上就是关于Makefile详解全部的内容，如果了解更多相关内容，可以关注我们，你们的支持是我们更新的动力！
